Boletín Upiita

Implementación en un FPGA de sincronización de reloj utilizando interpolación B-SPLINE

Se describe la implementación de un algoritmo de cifrado TEA en un FPGA, utilizando una arquitectura de hardware que minimiza el consumo de energía y recursos.